ポスト５Gの極薄チップ実装技術開発 TRENG、先端半導体や次世代光集積回路量産へ
国立研究開発法人新エネルギー・産業技術総合開発研究機構（NEDO、神奈川県川崎市、斎藤保理事長）によると、NEDOの助成事業「ポスト５G情報通信システム基盤強化研究開発事業」において、東レエンジニアリング（TRENG、東京都中央区八重洲、岩出卓社長）は、ポスト５G情報通信システムで用いる先端半導体や次世代集積回路の量産に向けて、極薄チップを業界最高水準となるスループットで実装する技術を開発した。
この技術は、マイクロ発光ダイオード（LED）をディスプレー基盤に実装する際などに使用される「レーザー転写技術」を応用したもので、先端半導体に使用される厚み20μm以下の半導体チップや、次世代集積回路に使用される厚み１μm以下の化合物チップを、量産時に求められる精度を保ちながら、従来比10倍以上の効率で生産を可能とした。
ポスト５G時代の情報通信システムに必要となる先端半導体では、高性能化、低電力化実現への半導体チップ薄化要求が高まっている。半導体チップは、厚み20μm以下になるとハンドリング時の歩留まりが大幅に低下することが課題で、歩留まりを維持しながら量産時に求められるスループットでハンドリングする技術が重要となる。
特に、先端半導体の製造技術として期待されている３次元実装技術や、ポスト５Ｇ時代の通信技術を支える次世代光集積回路の分野で、薄型チップを高いスループットで実装する技術への要望が高まっている。
今回の成果を見る。一つに、レーザー転写技術の開発。TRENGは、高精度レーザー加工位置制御技術と、レーザー転写プロセスに最適化したレーザー光学系を開発した。これらの技術を組み合わせることで、微小なレーザー光をチップ端部から順に照射することで、極薄チップを高い歩留まりでキャリア基盤から剥離し、キャッチ基盤に転写する「スキャン方式」を開発した。
独自のレーザー加工技術を駆使し、レーザー光のスキャンパターンを最適化することで剥離中のチップの姿勢を安定化することを可能にした結果、転写位置精度と歩留まり、スループットを業界高水準でバランスさせた実装技術を実現。開発した実証装置は、先端半導体の製造ラインで主流となっている３００mmウェーハと５１５mm×５００mmパネルサイズに対応、様々なデバイスへの極薄チップの実装評価が可能である。
二つに、超極薄チップの実装プロセスの実証。開発したレーザー転写技術を実証するため、チップサイズ５mm×５mm、厚み10μmの半導体チップを試作し、実証実験によって精度±２μm（３σ）で転写することに成功し、転写したチップの外観検査や抗折強度測定によってチップへのダメージを評価し、レーザー転写工程においてチップに有意なダメージを評価し、レーザー転写工程においてチップに有意なダメージがないことを実証。
また、チップサイズ０・15mm×０・70mm、厚み１μm以下の化合物チップ（InP、TFLNなど）の転写とシリコン基盤への接合に成功し、化合物チップの実装プロセスへの適応性を実証した。この実証装置での確認により、これまで困難だった極薄チップの実装工程における量産性の課題を解決する目処がたった。
今後、TRENGでは開発した同技術を活用し、先端半導体の製品化に向けて、さらなる技術の改善と最適化を行い、半導体メーカーや関連企業、機関とも連携しながら、同技術の実用化に向けた取組みを進めていく考え。これにより、先端半導体の高性能化、低電力化に貢献し、持続可能な社会の実現を目指すとした。
◇
※抗折強度：材料を曲げた際に破壊するまでの強さを示す指標。半導体チップの強度特性を評価する際に用いられる。
※InP：インジウムとリンの化合物の略で、Ⅲ属元素とⅤ属元素の化合物半導体。
※TFLN：Thin Film Lithium Niobate（薄膜ニオブ酸リチウム）の略で、ニオブとリチウムと酸素の化合物。